Masayuki@FPGA開発日記
@dev_msyksphinz
Followers
2,231
Following
315
Media
656
Statuses
3,821
Explore trending content on Musk Viewer
台風10号
• 252730 Tweets
Oasis
• 234816 Tweets
Michael
• 168589 Tweets
श्री कृष्ण
• 167011 Tweets
台風の進路
• 159657 Tweets
Racing
• 106112 Tweets
サンサン
• 99809 Tweets
Manuel
• 63601 Tweets
Angela
• 61119 Tweets
#KrishnaJanmashtami
• 52824 Tweets
Rodrigo
• 52474 Tweets
भगवान कृष्ण
• 40677 Tweets
#MUSICEXPOダンスチャレンジ
• 36399 Tweets
Allan
• 32486 Tweets
कन्हैया लाल
• 30722 Tweets
Millonarios
• 20495 Tweets
Q29 U STEAL MY HEART
• 18662 Tweets
Wesley
• 18051 Tweets
Bragantino
• 15068 Tweets
Luiz Araújo
• 14603 Tweets
オアシス再結成
• 14568 Tweets
Seabra
• 14530 Tweets
Ramiro
• 13167 Tweets
Drake Maye
• 10532 Tweets
エピローグカット
• 10420 Tweets
例えばCPU設計の話で言うと、大学でそれっぽい研究とかした後業界に飛び込むと、教科書には出てこない細かい技法とか考慮事項とか、企業(というか技術者個人)が持っている超絶技法があったりして「俺はCPU何も知らんかったんや...」ってなるんですが、ソフトウェア界隈もそんなもんなんですかね？
6
228
1K
この本のコンセプトは「コンパイラを通じてコンピュータアーキテクチャを学ぼう」です。こういう時、普通はCPUを作ったりするものですが、本書はソフトウェア側から、C言語と命令セットの関係性を示しながらアプローチします。
と、中の人が申しております。
2
211
825
MacOS、何かする度にLinuxと細かい違いで引っかかってストレスしかたまらないんだけど、エンジニアの人はこれで本当に仕事してるの...?
今はcase sensitiveとかそうでないとかで引っかかって、窓から放り出したくなってる。
14
140
690
「RISC-V + LLVM本」、物理本の中に納まりきらかなった無償公開第2段です。浮動小数点命令。
「RISC-V＋LLVM本 付録2. 浮動小数点命令」を無償公開しました - FPGA開発日記
1
122
514
「RISC-V + LLVM本」の実験環境を含んだDockerイメージをリリースします。
「作って学ぶコンピュータアーキテクチャ」の環境を再現するためのDockerイメージをリリースします - FPGA開発日記
1
89
484
自分でも反省なのだけど、現代のコンピュータアーキテクチャの書籍は
「作って学ぶ、理論は知らん」
「理論ゴリゴリ、作りはしない」
の二極化が進んでいて、もうすこし両方の良い所どりをした書籍は書けんものか、と妄想している。
3
75
472
「RISC-V + LLVM本」、物理本の中に納まりきらかなった付録2つを無償公開します。まずは1つ目から。
「RISC-V＋LLVM本 付録1. 関数呼び出しのバリエーションと高度な機能」を無償公開しました - FPGA開発日記
0
81
355
RISC-Vハイパーバイザー拡張の仕様書をすべて日本語にしたので公開した。
ハイパーバイザー完全に理解したわ。
RISC-Vのハイパーバイザー拡張の仕様書を(ほぼ)日本語化したので公開する - FPGA開発日記
0
118
328
今年しゃべった RISC-V 系の講演資料をすべてSpeakerDeckにアップロードしました。
2018年のRISC-V関係の(私の)講演資料をすべて公開しました - FPGA開発日記
0
124
292
RISC-VエミュレータのRISCVEMU、さすがQEMU開発者が作っただけあっていつの間にか猛烈に進化してて全くついて行けない。
0
171
285
勉強のためにRISC-Vのベクトル拡張命令仕様書をとりあえず日本語化したので公開する。
RISC-Vのベクトル拡張命令の仕様書を(ほぼ)日本語化したので公開する - FPGA開発日記
1
119
281
CPU脆弱性攻撃手法TLBleedの論文が公開されたのでざっくりと読んだ。もう、スレッド間で共有される資源はすべてダメなんじゃないだろうか。
TLBleed : Trasnlation Leak-aside Buffer の論文を…
0
182
272
天野英晴先生最終講義「コンピュータはどこから来て、どこへ行くのか」
2023年度 理工学部 退職者最終講義 | 慶應義塾大学理工学部
2
97
241
日本の学生 Asami さんが公開したRustで作られたWebブラウザで動くRISC-Vシミュレータ、で紹介されている。すごい。
0
84
217
Debian が RISC-V 上で動いている話、何がすごいって、関係者でないたった一人の単なる趣味の人が、Debian Packageの60％以上を自力でRISC-Vに移植しているっていう。 Debian Package はもう半分以上RISC-Vに移植されてapt-getできるらしい。
0
123
211
エンジニアとして誰かがミスをしたとき、その人の人格を誹謗中傷したりするんじゃなくて、何故そのミスをしてしまったのか原因究明し、一緒に再発防止策を考えてより良いものを作っていく、そういう人でありたい。
って国会のニュースを見ながら思った。
0
118
188
本日第33回コンピュータシステム・シンポジウム(ComSys2021)の招待講演にて発表させていただいた資料をアップロードしました。多くの方にご視聴いただき感謝いたします。
1
63
193
技術評論社のサイトから電子版が購入可能となったようです。
1
40
185
【供養】2019年 CQ出版インターフェースでのRISC-V特集でボツとなった原稿を無料公開します。
【供養】2019年 CQ出版インターフェースでのRISC-V特集時にボツとなった原稿を無料公開します - FPGA開発日記
2
86
183
Rustで RISC-V シミュレータを書いてみたので公開する。といっても全くイマイチな実装で。Rustっぽく書くためのアドバイスが欲しいです...
RustでRISC-Vの命令セットシミュレータを作ったので(いちおう)公開する …
0
65
182
RustでQEMUを自作する。ついにRISC-Vのテストパタンがx86ネイティブにBinary TranslateされてPassまで動いた。すごくうれしい！
Binary Translation型エミュレータを作る(RISC-Vテ…
0
53
175
Edge TPUの開発にGoogleはChiselを採用した。本当に。発表ではChiselの良いところだけでなく、悪いところも指摘している。ただ、発表者はChiselで開発するのは「楽しい」と。
1
76
172
ヘネパタ第6版日本語版を購入。表紙にデカデカと「RISC-V」と書かれていたり、日本語版だけ2段組みだったり、翻訳品質以前に疑問点が多い。。。
コンピュータアーキテクチャ 定量的アプローチ(ヘネパタ) 第6版日本語版を購入 - F…
2
70
168
この内容はすごいなあ。是非紙媒体で出版してほしいレベル。私はタブレットを持っていないのでしっかり読めない。
0
67
170
2019年のこれまでに発表したRISC-V関連の発表資料をすべてアップロードしました。
2019年のこれまでに発表したRISC-V関連の発表資料をすべてアップロードしました - FPGA開発日記
0
70
169
Visual Studio Code で Rust のプロジェクト開いたらプラグインが自動で入って自動的に整形はしてくれるしリアルタイムに文法チェックとコンパイルチェックしてくれるしエラーのヘルプを出してくれるしで良いことずくめ過ぎる。もうRustのプログラミングはVisual Studio Codeしかやらない。
1
42
161
C++で作った自作量子コンピュータ・シミュレータをPython3に接続して、Pythonで量子回路を書けるようにした。
ゼロから作る量子コンピュータ・シミュレータ(5. Pythonインタフェースから全加算器を構成してシミュレート…
0
57
156
RISC-Vは設計IPではないし、Andesのコアは無償でも無いです。RISC-Vはライセンス不要な「ISA」だし、AndesのIPは有償。
ルネサス、無償公開の設計IP「リスクファイブ」採用：日本経済新聞
0
87
157
これは「大学の研究」と「プロの心臓部」の距離感だと思っていて、「リサーチファースト」と「プロダクトファースト」だとやはり求めるものが違うのだなあ、というのが個人的な感想です。どっちが良いとかそういう話ではなくて。
だからどっちにも深くかかわっているのが良いよね。
0
41
155
Linuxがブートできる自作RISC-VシミュレータをGitHubにアップロードした。
Linuxがブートできる自作RISC-VシミュレータをGitHubにアップロードした - FPGA開発日記
0
71
152
Harris & Harrisに殴り込みをかける、令和の「作って学ぶCPU」だ。
書籍案内：新・標準プログラマーズライブラリ RISC-Vで学ぶコンピュータアーキテクチャ 完全入門 #技術評論社
0
46
154
新たなCPUの脆弱性SPOILERの論文を読んで、中身を理解してみる。これもアウトオブオーダの技法をうまく活用した攻撃手法だ。
CPUの新たな脆弱性 SPOILERの論文を読む - FPGA開発日記
0
94
149
自作RISC-Vシミュレータ上でLinuxが動作したぞ！ログイン画面だ！
0
73
149
FPGA開発日記は開始から2,215日で本日2,000記事に到達しました。開始から5年と9ヵ月が経ち、歳を取ったエンジニアが思うところを書きました。
歳を取ったエンジニアとして腕力のある若手にどうやって立ち向かおうか考えた - F…
3
45
147
半導体における「IP」とは何なのかを少しまとめてみた。
半導体業界における「IP」とは何なのかを説明したい - FPGA開発日記
2
69
149
APSさんのところで連載しているRISC-V入門の、すべてのコンテンツが公開されました。
2
90
147
CPUの脆弱性 PortSmash の手法について、論文を読んでまとめた。マルチスレッドの特徴を生かした、面白い手法だ。
PortSmashで学ぶ高性能プロセッサの同時マルチスレッディング - FPGA開発日記
0
91
142
先駆けどころか100回周遅れでは。
ルネサス、業界に先駆けて独自開発の32ビットRISC-V CPUコアを発表
3
33
139
SpectreでもMeltdownでもないCPU脆弱性。なるほど、こんな手もあるのか。
CPUの脆弱性を突く新たなテクニック "BranchScope" の仕組みを読み解く (1) - FPGA開発日記
0
86
133
Google翻訳で技術文書を翻訳中に出てきた言葉「荷物と店舗」。
なんだこりゃと思い原文を確認すると"Load and Store"だった。たしかに。
1
51
132
Kernel/VM探検隊が3/20(土)に迫ってきました。私は、QEMUの中身を勉強しながらQEMUクローンを自作した話をします。発表初参加なのでお手柔らかにお願いします。
#kernelvm
0
39
130
初心者のためのオープンソースVerilogシミュレーションシステム Verilator 入門
Verilatorの使い方(1. Verilatorの考え方と基本的なシミュレーション実行方法) - FPGA開発日記
1
40
129
インターフェース6月号にRustで作ったRISC-Vシミュレータの話を寄稿しました。原稿作成に当たり
@dalance1982
様にレビューをして頂きました。ありがとうございました。
CQ出版のインターフェース6月号に「Rustで…
0
30
125
InterfaceさんでRISC-Vの連載を始めるのでみなさんバシバシ買ってください。
RISC-Vの連載をInterface誌に寄稿しました(2018年2月号から) - FPGA開発日記
0
83
121
QEMUがRISC-Vの機械語をx86に変換していく様子を観察する。QEMUの凄まじさを実感した。
QEMUのTCG(Tiny Code Generator)を読み解く(2. TCGが生成したx86機械語を読む) - FPGA開発…
0
42
118
改めて自分自身肝に銘じたいです。プロセッサ屋さん内でも「最初にクリティカルな部分(割り込みとか)を設計する」というのは重要な設計哲学です。
命令を実装してしまうとベンチが動いてしまうので、そこで満足してまい割り込みも受け付けられないゴミ自作CPUをしてしまうんですよね...
FPGAでCPUを作る際のコツとして命令を増やすのは極力最後にしたほうが良い。最初はとにかくLOAD, STORE, ADDの3命令だけ実装して、その直後に制御レジスタ・PIC・仮想メモリあたりを実装する。するとCPUのデコーダーやEXECのデータフローの欠点が必ず見つかる。算術命令を入れるのはその後でも遅くない
1
36
178
0
20
115
LLVMバックエンド独自実装をデバッグしながら約半日でレイトレースのコンパイルとシミュレーションに成功。おめでとう。
0
15
111
低レイヤやコンピュータアーキテクチャはエスパーとか伝統工芸とかじゃない、普通の技術だ。
自惚れてないでオープンに発信すればいいのにな。
10年見るだけで揚げさせてもらえない天ぷら職人の話を思い出した。地道な努力はもちろん、自分の体験や苦労を伝えることが重要だと思う。
1
36
112
x86 : ISAとして割と崩壊している & 莫大な資産がある ⇒ 今後も生き残る？
RISC-V : ISAとしてちょっと崩壊しつつある & 資産はあまりない ⇒ 本当に生き残れる？
これからも崩壊と転生を数十年単位で繰り返すのかもしれん。転生時にすぐにキャッチアップできる腕力は維持しておきたい。
2
18
106
CPUの分岐予測技術について。論文を読んでいく。分岐予測器の精度向上テクニック。
高性能プロセッサの分岐予測のサーベイ論文を読んで分岐予測について学ぶ (7. 予測精度を上げるためのテクニック1) - FPGA開発日記
0
43
105
Microsoft Researchの設計したプロセッサEDGEの論文を読んでみる。
Microsoftのデータフロープロセッサ EDGEの論文を読む - FPGA開発日記
0
54
106
ISCA 2018の論文を読んだ。1KコアがAmazon EC2 F1インスタンスで動くの、すごい未来感。
Amazon EC2 F1インスタンスで動作するRISC-Vシミュレーション環境FireSimの論文を読む - FPGA開…
0
57
105
告知です。xSIGというワークショップでRISC-Vに関するチュートリアル講演を行います。日吉の慶應大学で90分しゃべります。学生は無料らしいよ！
xSIG 2019にてRISC-Vとオープンハードウェアについてチュートリアル講演…
0
41
98
RISC-Vの命令セットを参照できるページを作った。まだ間違いや問題があるので改善していくつもり。
RISC-Vの命令セット一覧表のページを作った - FPGA開発日記
1
45
99
M1とRosettaを見て、ISAという概念自体が将来消えていくと感じたので、私はJITとかBinary Translationの勉強に注力することにします...
3
9
99
ArmがRISC-Vの盛大なネガキャンページを公開。RISC-VのML内で「これは本物か！？」と騒ぐ事態に。
0
71
94
吉瀬先生の新書だ「RISC-Vで学ぶコンピュータアーキテクチャ 完全入門」
0
26
94
これと同じ話を日本に置き換えて常に考えるようにしている：
例えば米国政府が徹底自国主義に切り替え、「日本には高性能チップを輸出しない」となった場合、日本は独自にデスクトップクラス以上の高性能CPUを作る体力を有しているか？
1
30
94
CPUの脆弱性を、コンピュータアーキテクチャの観点から読み解いてみる。
Meltdown, Spectre で学ぶ高性能コンピュータアーキテクチャ - FPGA開発日記
0
55
94
はてなブログに投稿しました #はてなブログ
「インターフェース」で連載しているRISC-V記事が最終回を迎えました - FPGA開発日記
4
35
94
CQ出版 インタフェース誌の RISC-V 特集に寄稿しました。あと、RISC-VとホビイストとCQ出版について、私の思いを少しだけ。
CQ出版 インタフェース 12月号「注目オープンソースRISC-Vマイコン」に寄稿しました -…
0
35
91
QEMUを開発したFabrice Bellard氏の作ったRISC-VシミュレータとLinux実行環境が進化しまくってて意味が分からなすぎる。
0
39
87
本日のブログ記事で、「FPGA開発日記」は3000記事に到達しました。2015年から3251日かかりました。
マニアックな内容すぎる記事が続いているのですが、地道な継続のおかげでいろいろなことにつながっていると思います。これからも頑張っていきます。
1
16
92
本当に私の人生を変えた技術書10選
本当に私の人生を変えた技術書10選 - FPGA開発日記
0
20
89
経産省の半導体戦略に関する反応が、「予算がないから無理」「担当者が分かっていないから無理」とかで、なるほどこれが「万全な体制になるまで手を出さない」勢なのかと思いつつ、湯之上さんが指摘していた「基本変えたがらない勢」なのだな、と半導体日本が凋落した原因を垣間見た。
2
27
89
無償になったArm Cortex-M1をダウンロードしてFPGAで動かしてみる。
Arm DesignStart Cortex-M1を試す(1. リファレンスデザインを試す) - FPGA開発日記
0
41
89
中国語版のRISC-V入門書を手に入れた。内容的にかなり良さそうだが、読める気が全くしない。。。
中国語版RISC-Vの入門書を買ってみた - FPGA開発日記
3
32
86
サポートページを公開しました。
「作って学ぶコンピュータアーキテクチャ」のサポートページを公開しました - FPGA開発日記
0
20
85
はてなブログに投稿しました #はてなブログ
CPUのメモリアクセス命令投機実行の資料を読む - FPGA開発日記
1
16
83
コンパイラ勉強会に進化したので、LLVM熱が上がってきた。 LLVM for RISC-V について久しぶりに調べた。
RISC-V for LLVMのビルド試行 - FPGA開発日記
1
46
81
今年の後半に取り組んでいた、QEMUの内部構造勉強と再実装についてまとめました。
フルスクラッチから作って理解するQEMU (Rust編) - FPGA開発日記
0
34
80
はてなブログに投稿しました #はてなブログ
JSONベースで書ける波形表示ツールWaveDromがとても便利だった (2) - FPGA開発日記
0
21
78
量子コンピュータのシミュレータを1から作ってみる。
ゼロから作る量子コンピュータ・シミュレータ(1. 1量子ビットの表現) - FPGA開発日記
1
34
79
「SystemVerilog入門」読みました。凄まじい詳しさで驚嘆しました。ただし唯一の欠点は... (意味深)
「SystemVerilog入門」を入手しました - FPGA開発日記
1
15
78
RISC-Vのベクトル拡張v1.0の仕様書を日本語に翻訳して公開した。
RISC-V ベクトル拡張 v1.0の日本語訳を公開した - FPGA開発日記
0
25
76
「万能ISAなど存在しない」というのは同意で、RISC-Vのうたい文句を鵜呑みにはできない。一方で「おれはこの命令グループが欲しいぜ」というのが取捨選択できるべきだと思っていて、選り取り見取りの拡張から自由に切り貼りしてコアを構成したり、開発環境を用意できる世界になってほしい。
1
23
76
知り合いに教えてもらったRISC-VのテストパタンジェネレータAAPG、環境構築もラクでさっそく100本ほどテスト生成して自作CPUで流したらすぐにバグ見つけた(これまでの検証が甘すぎた)。
0
16
75
自作RISC-V OoOコアで大勝利。まだ機能的には全然足りてないし、バグたくさんあるけど。とりあえずリグレッション流せるくらいに品質を上げた。
1
11
72
自分はISAの部分の執筆を担当したのですが、
「ISAによる階層化を実現したことによる抽象化」と
「では下のレイヤを学ばなくても良いのでは？」
という自己矛盾に対する自分なりの解を紹介しています。その部分だけでも立ち読みしてください。
(ごめんなさい、買ってください)
2023年4月号 1特紹介
「今の仕事でCPUの知識は必要ないな」と思った方、いやいやいや、ハードウェア上でプログラムが動くしくみを理解したら、「こうやって動いてるんだ…」ときっと感動します。その感動は長くIT業界で働いていくうえで決して無駄になりませんよ。2～3時間で読めるのでぜひ一読を。
1
33
117
1
25
73
いよいよ表紙と目次が出てきました。リンク先に少し書いてありますが、正誤表などのサポートページを準備中です。
また、紙媒体に入らなかった機能の説明、浮動小数点を用いたRayTracingなどの章を付録として無料公開する予定です。
と、中の人が申しております。
#gihyojp
1
22
71
各所で紹介されているMeltdown & Spectreを防ぐマイクロアーキテクチャの論文を読んだ。
Spectre & Meltdown を防ぐマイクロアーキテクチャSafeSpecの論文を読む - FPGA開発日記
0
34
71
書籍「作って学ぶコンピュータアーキテクチャ」では、以下にサポートページを用意しています。正誤表などを適宜更新していきますので、本書の通りに実行してコンパイルエラーが発生した場合、まずはコチラのページをご確認ください(さっそく1つ追加した)。
0
17
71
一週間前になりましたので、告知でございます。
Design Solution Forum 2018にて発表します - FPGA開発日記
1
32
66
はてなブログに投稿しました #はてなブログ
波形を書くときにJSONベースで書けるWaveDromがとても便利だった - FPGA開発日記
0
20
68
これはRISC-Vに限らず、すべてのハードウェア設計に言える問題だと思います。そして高額で検証環境を売りつけ、自ら普及の障壁を上げているEDAベンダ自身が偉そうに言える立場ではないと思います。
1
26
68
今年作った RISC-V 関係の発表資料を全て公開します。
Design Solution Forum とRISC-V Tokyo 2017 の発表資料を公開しました - FPGA開発日記
0
35
66
もちろん、QEMUのドキュメントや論文にはかなり目を通しました。しかし、やはりコードに触って、デバッグして、書き直して、車輪の再発明をしないと、理解できなかったんですよね。
例えば、「3.4 Direct block chaining」だけ読んで、Block Chainingのイメージを理解できる人が、どれだけいますか？
0
9
66
告知です。 ET/IoT Technology 2018 のテクニカルセッ���ョンで RISC-V についてしゃべります。90分です。長いです。
ET/IoT Technology 2018のテクニカルセッションで講演します - F…
1
26
66
なんかコンパイルすら確認せずにひたすらコード書いて、一応全部機能を書ききった気分になってからコンパイルしてエラーを直す派と、インクリメンタルにコンパイルしながら最低限コンパイルできる状態を維持しながら組み上げる派があるような気がするんだけど、後者は少数派なの？
10
11
65
Pythonを経由してC++のオブジェクトを扱う方法を確立させた。これで満足。
Pythonを経由してC++のオブジェクトを扱う方法(2. C++のオブジェクトをPythonのオブジェクトのように扱う方法) - FPGA開発日記
0
11
65